Shape

Description automatically generated with medium confidence

**IMAGINATION大學計劃**

**RVfpga實驗20**

## **ICCM、DCCM和基準測試**

# 簡介

在本實驗中，我們將分析SweRV EH1處理器中提供的暫存記憶體（ICCM和DCCM），然後會提供幾個基準測試範例和練習，以展示實驗11至20中的一些概念。

回想一下RVfpga入門指南的圖25（為方便起見，我們已將該圖複製為下面的圖1），RVfpga系統包含兩個暫存記憶體：一個用於儲存資料，稱為資料緊密耦合記憶體（DCCM）；另一個用於儲存指令，稱為指令緊密耦合記憶體（ICCM）。



圖. RVfpgaNexys系統

**附註：**開始本實驗前，建議您先閱讀Preeti Ranjan Panda、Nikil D. Dutt和Alexandru Nicolau的論文「晶片上與晶片外記憶體：基於嵌入式處理器的系統中的資料分區問題」（ACM Trans. Design Autom. Electr. Syst. 5(3): 682-704 (2000)）的第1部分和第3部分。（文件連結：<https://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.472.2430&rep=rep1&type=pdf>）。該論文詳細介紹了暫存記憶體在嵌入式處理器中的應用。

入門指南的第4.B部分說明了RVfpga系統的記憶體對映。下圖為相關說明的補充，說明了RVfpga系統中提供的指令記憶體（圖2a）和資料記憶體（圖2b）所佔用的位址空間。



1. **指令記憶體的位址空間，由指令快取（I$）和DDR外部記憶體組成。  
   預設系統中會停用ICCM。**



1. **資料記憶體的位址空間，由DCCM和DDR外部記憶體組成。**

圖. 指令記憶體和資料記憶體的RVfpga系統位址空間

在本實驗室中，我們將重點介紹資料/指令緊密耦合記憶體的組態和操作（分別為第2.A部分和第2.B部分），然後提供幾個基準測試範例和練習（第3節），其中會用到專用於描繪特定情景的範例程式以及實際應用程式。

# 資料/指令緊密耦合記憶體（DCCM/ICCM）

在本部分中，我們將分析RVfpga系統中提供的資料緊密耦合記憶體（DCCM）和指令緊密耦合記憶體（ICCM）。我們首先介紹如何配置這兩個結構（第3.A部分），然後說明如何執行對DCCM的存取（第3.B部分）。

1. **RVfpga系統中的DCCM和ICCM組態**

RVfpga系統的DCCM和ICCM可使用檔案*[RVfpgaPath]/RVfpga/src/SweRVolfSoC/SweRVEh1CoreComplex/include/common\_defines.vh*中定義的一系列參數進行多種配置。對於這兩個結構，預設RVfpga系統使用以下參數：

**DCCM：**

`define RV\_DCCM\_EADR 32'hf004ffff

`define RV\_DCCM\_FDATA\_WIDTH 39

`define RV\_LSU\_SB\_BITS 16

`define RV\_DCCM\_SIZE 64

`define RV\_DCCM\_ECC\_WIDTH 7

`define RV\_DCCM\_SADR 32'hf0040000

`define RV\_DCCM\_BYTE\_WIDTH 4

`define RV\_DCCM\_NUM\_BANKS 8

`define RV\_DCCM\_SIZE\_64

`define RV\_DCCM\_NUM\_BANKS\_8

`define RV\_DCCM\_OFFSET 28'h40000

`define RV\_DCCM\_WIDTH\_BITS 2

`define RV\_DCCM\_ENABLE 1

`define RV\_DCCM\_DATA\_CELL ram\_2048x39

`define RV\_DCCM\_RESERVED 'h1000

`define RV\_DCCM\_ROWS 2048

`define RV\_DCCM\_BANK\_BITS 3

`define RV\_DCCM\_DATA\_WIDTH 32

`define RV\_DCCM\_INDEX\_BITS 11

`define RV\_DCCM\_BITS 16

`define RV\_DCCM\_REGION 4'hf

**ICCM：**

`define RV\_ICCM\_DATA\_CELL ram\_16384x39

`define RV\_ICCM\_BITS 19

`define RV\_ICCM\_ROWS 16384

`define RV\_ICCM\_INDEX\_BITS 14

`define RV\_ICCM\_NUM\_BANKS 8

`define RV\_ICCM\_NUM\_BANKS\_8

`define RV\_ICCM\_BANK\_BITS 3

`define RV\_ICCM\_SIZE\_512

`define RV\_ICCM\_RESERVED 'h1000

`define RV\_ICCM\_SIZE 512

`define RV\_ICCM\_REGION 4'he

`define RV\_ICCM\_OFFSET 10'he000000

`define RV\_ICCM\_SADR 32'hee000000

`define RV\_ICCM\_EADR 32'hee07ffff

但是，類似於I$中的情況，部分上述參數將在檔案*[RVfpgaPath]/RVfpga/src/SweRVolfSoC/SweRVEh1CoreComplex/include/global.h*中被改寫：

**DCCM：**

localparam DCCM\_BITS = `RV\_DCCM\_BITS;

localparam DCCM\_BANK\_BITS = `RV\_DCCM\_BANK\_BITS;

localparam DCCM\_NUM\_BANKS = `RV\_DCCM\_NUM\_BANKS;

localparam DCCM\_DATA\_WIDTH = `RV\_DCCM\_DATA\_WIDTH;

localparam DCCM\_FDATA\_WIDTH = `RV\_DCCM\_FDATA\_WIDTH;

localparam DCCM\_BYTE\_WIDTH = `RV\_DCCM\_BYTE\_WIDTH;

localparam DCCM\_ECC\_WIDTH = `RV\_DCCM\_ECC\_WIDTH;

**ICCM：**

localparam ICCM\_SIZE = `RV\_ICCM\_SIZE;

localparam ICCM\_BITS = `RV\_ICCM\_BITS;

localparam ICCM\_NUM\_BANKS = `RV\_ICCM\_NUM\_BANKS;

localparam ICCM\_BANK\_BITS = `RV\_ICCM\_BANK\_BITS;

localparam ICCM\_INDEX\_BITS = `RV\_ICCM\_INDEX\_BITS;

localparam ICCM\_BANK\_HI = 4 + (`RV\_ICCM\_BANK\_BITS/4);

請注意，如圖2所示，我們的基線系統中啟用了DCCM（RV\_DCCM\_ENABLE = 1），但停用了ICCM（未定義RV\_ICCM\_ENABLE），因此先前實驗中使用的SoC中不包括ICCM。

表1摘要了RVfpga系統中的ICCM和DCCM組態。

表1. DCCM和ICCM組態

|  |  |
| --- | --- |
| **特性** | **值** |
| **DCCM** |  |
| **啟用位元** | 1 |
| **位址空間** | 0xF0040000 – 0xF004FFFF |
| **大小** | 64 KiB |
| **儲存區數量** | 8 |
| **儲存區大小** | 2048x39位元（有7位元為同位檢查位元） |
| **ICCM** |  |
| **啟用位元** | 0 |

圖3所示為RVfpga的DCCM組態區塊圖。載入儲存單元（lsu）向DCCM提供輸入訊號（lsu\_addr\_dc1、end\_addr\_dc1、stbuf\_addr\_any、stbuf\_ecc\_any和stbuf\_data\_any）/接收來自DDCM的輸出訊號（dccm\_data\_lo\_dc2和dccm\_data\_hi\_dc2），如實驗13所述（參見實驗13中的圖6和圖13）。



圖3. DCCM內部設計。

RVfpga系統的DCCM在檔案*[RVfpgaPath]/RVfpga/src/SweRVolfSoC/SweRVEh1CoreComplex/lsu/lsu\_dccm\_mem.sv*所包含的模組**lsu\_dccm\_mem**中實作。如圖3所示，DCCM分為8個儲存區。系統提供兩個讀支援取位址來未對齊存取：dccm\_rd\_addr\_lo[15:0] = lsu\_addr\_dc1[15:0]和dccm\_rd\_addr\_hi[15:0] = end\_addr\_dc1[15:0]。這些位址在邏輯上分為3個欄位：

* **Bank**：選擇的儲存區。
* **Addr**：在儲存區內讀取的32位元字的位址。
* **Off**：在32位元字內讀取的位元組。
* 請注意，每個32位元字會新增7個同位檢查位元。

如實驗13所述以及圖3所示，儲存緩衝區在訊號dccm\_wr\_addr[15:0]中提供一個寫入位址（有關儲存緩衝區操作的更多說明，請參見實驗13中的附錄）。寫入位址的劃分方式與讀取位址相同（參見上文）。基於這些位址的3位元Bank欄位（加上圖中未指定的、將在下文的任務中分析的其他訊號），在rden\_bank[7:0]和wren\_bank[7:0]中將分別取得8個讀/寫啟用位元。每一位元用於確定是否必須啟用或停用相應儲存區的讀寫。

基於這些位址的11位元Addr欄位（加上圖中未指定的、將在下文的任務中分析的其他訊號），在addr\_bank[7:0][10:0]中將取得8個11位元位址，每個儲存區對應一個11位元位址。

8個儲存區中的每一個都可以獨立存取，下文的任務中將進行具體分析。因此，在最極端的情況下，可以在同一週期內執行兩次讀取存取和一次寫入存取，前提是三次存取必須針對三個不同的儲存區：

* 在未對齊讀存取中，透過在訊號addr\_bank[j]（從訊號dccm\_rd\_addr\_lo的11位元Addr欄位取得）和addr\_bank[k]（從訊號dccm\_rd\_addr\_hi的11位元Addr欄位取得）中提供11位元位址並將相應的啟用訊號置1（rden\_bank[j] = rden\_bank[k] = 1），可以在同一週期內讀取儲存區*j*和*k*。
* 同時，透過在訊號addr\_bank[i]（從訊號dccm\_wr\_addr的Addr欄位取得）中提供11位元位址並將相應的啟用訊號置1（wren\_bank[i] = 1），還可以對儲存區*i*進行寫入存取。

**任務：**使用實驗1中提供的指令，實作一個包含64KiB ICCM的新RVfpga系統。

請注意，預設系統中會停用ICCM。因此，如SweRVref文件的第2.A部分所述，要啟用ICCM，必須在檔案*[RVfpgaPath]/RVfpga/src/SweRVolfSoC/SweRVEh1CoreComplex/include/common\_defines.vh*中包含以下行：

`define RV\_ICCM\_ENABLE 1

此外，預設RVfpga系統中提供的參數適用於512 KiB ICCM。因此，要實作64 KiB ICCM，必須修改上述檔案（檔案*common\_defines.vh*）的以下行：

RV\_ICCM\_DATA\_CELL ram\_16384x39 🡪 RV\_ICCM\_DATA\_CELL ram\_2048x39

RV\_ICCM\_BITS 19 🡪 RV\_ICCM\_BITS 16

RV\_ICCM\_ROWS 16384 🡪 RV\_ICCM\_ROWS 2048

RV\_ICCM\_INDEX\_BITS 14 🡪 RV\_ICCM\_INDEX\_BITS 11

RV\_ICCM\_SIZE\_512 🡪 RV\_ICCM\_SIZE\_64

RV\_ICCM\_SIZE 512 🡪 RV\_ICCM\_SIZE 64

RV\_ICCM\_EADR 32'hee07ffff 🡪 RV\_ICCM\_EADR 32'hee00ffff

如SweRVref文件的第2.A部分所述，除手動修改檔案*common\_defines.vh*外，還可以使用*swerv.config*指令碼修改SweRV EH1處理器的組態。

**任務：**為上一任務中實作的ICCM繪製一張與圖3類似的圖。

1. **存取DCCM**

與我們在實驗19中分析的I$類似，ICCM和DCCM具有較低的存取延遲，因此支援在單個週期內讀取或寫入資料（參見圖2）。但是，與I$的情況相反，ICCM和DCCM受軟體控制。

在本部分中，我們將說明並描述針對DCCM的存取。我們使用圖3中所示的DCCM內部設計作為參考，並執行與實驗19中所使用的程式類似的程式。該程式位於資料夾*[RVfpgaPath]/RVfpga/Labs/Lab20/LW-SW\_Instruction\_DCCM/*中，具體內容如圖4所示。該程式會遍歷包含250個元素的陣列，讀取每個元素（使用lw指令，以紅色強調顯示），將元素加1並儲存回同一陣列元素（使用sw指令，以紅色強調顯示）。該迴圈包含20條nop指令，以將迭代互相分隔開。在存取陣列之前會先對其進行初始化（圖4中未顯示初始化迴圈，但可在PlatformIO專案中查看陣列的初始化過程）。

|  |
| --- |
| // Access arrayla t4, Dli t5, 50li t0, 1000la t6, Dadd t6, t6, t0li t5, 1  REPEAT\_Access: **lw t3, (t4)** add t3, t3, t5 **sw t3, (t4)** add t4, t4, 4 INSERT\_NOPS\_10 INSERT\_NOPS\_10 bne t4, t6, REPEAT\_Access # Repeat the loop |

圖4. 範例程式


在PlatformIO中開啟、編譯專案，然後開啟反組譯檔案（位於*[RVfpgaPath]/RVfpga/Labs/Lab20/LW-SW\_Instruction\_DCCM/.pio/build/swervolf\_nexys/firmware.dis*）。請注意，lw指令（0x000eae03）和sw指令（0x01cea023）分別位於位址0x000001c0和0x000001c8處。

**0x000001c0: 000eae03 lw t3,0(t4)**

**…**

**0x000001c8: 01cea023 sw t3,0(t4)**

圖5所示為圖4中迴圈的任意一次迭代的模擬結果。圖中包括圖3所示的部分訊號以及我們在實驗13中描述的一些LSU核心訊號。



**i+2**

**i**

**i+1**

**i+8**

圖5. 圖4中程式任意一次迭代的模擬結果

**任務：**在自己的電腦上重複圖5中的模擬過程。為此，請按照以下步驟操作（在GSG的第7部分中詳述）：

* 必要時產生模擬二進位檔案（*Vrvfpgasim*）。
* 在PlatformIO中，開啟在以下位置提供的專案：*[RVfpgaPath]/RVfpga/Labs/Lab20/LW-SW\_Instruction\_DCCM*。
* 在檔案*platformio.ini*中建立到RVfpga模擬二進位檔案（*Vrvfpgasim*）的正確路徑。
* 使用Verilator產生模擬軌跡（產生軌跡）。
* 在GTKWave上開啟軌跡。
* 使用檔案*scriptLoadStore.tcl*（在*[RVfpgaPath]/RVfpga/Labs/Lab20/LW-SW\_Instruction\_DCCM*中提供）開啟與圖5所示訊號相同的訊號。為此，在GTKWave上，按一下「*File → Read Tcl Script File*」（檔案 → 讀取Tcl指令碼檔案）並選擇*scriptLoadStore.tcl*檔案。
* 按幾次「*Zoom In*」（放大）（），然後分析自43900 ps起的區域。

使用DCCM讀寫記憶體的過程如下：

* + **週期i：**在通路1中對lw指令進行解碼：dec\_i1\_instr\_d = 0x000eae03。
  + **週期i+1：**在DC1階段產生位址，如實驗13所述（參見該實驗中的圖6），然後將位址提供給DCCM：
    - lsu\_addr\_dc1[31:0] = 0xF0040024 🡪 dccm\_rd\_addr\_lo[15:0] = 0x0024
    - end\_addr\_dc1[15:0] = 0x0027 🡪 dccm\_rd\_addr\_hi[15:0] = 0x0027

完成位址檢查後，將啟用DCCM的讀取操作：dccm\_rden = 1。該訊號將與位址的3位元*Bank*欄位（用於確定必須讀取的儲存區）一起提供給DCCM。在這種情況下，只需讀取第二個儲存區，因為存取為字對齊存取：rden\_bank = 0x02 (in binary 00000010).

* + **週期i+2：**從DCCM取得讀取資料，並將其提供給核心。由於該存取為對齊存取，兩個讀取訊號相等，核心只能有效地使用dccm\_data\_lo\_dc2（實驗13中同樣提供了具體的說明）：
    - dccm\_rd\_data\_lo = 0x4400000009 🡪 dccm\_data\_lo\_dc2 = 0x00000009
    - dccm\_rd\_data\_hi = 0x4400000009 🡪 dccm\_data\_hi\_dc2 = 0x00000009
  + **週期i+8：**如實驗13的附錄所述，將讀取值加1（立即數）（0x00000009 + 1 = 0x0000000A）並遍歷儲存緩衝區後，系統會將資料和位址提供給DCCM，並使用以下訊號為相應的緩衝區啟用寫入存取：
    - dccm\_wren = 1
    - wren\_bank = 0x02（二進位值為00000010；即第二個儲存區）
    - dccm\_wr\_addr = 0x0024
    - dccm\_wr\_data = 0x420000000A

**任務：**解釋如何在模組**lsu\_dccm\_mem**的第103、104和105行中取得訊號rden\_bank、wren\_bank和addr\_bank。

**任務：**模擬DCCM的未對齊讀取存取，分析DCCM內部的處理方式。仍可使用上述程式（*[RVfpgaPath]/RVfpga/Labs/Lab20/LW-SW\_Instruction\_DCCM/*），只需將載入指令進行如下替換：

lw t3, (t4) 🡪 lw t3, **1**(t4)

**任務：**透過修改圖4中的程式（*[RVfpgaPath]/RVfpga/Labs/Lab20/LW-SW\_Instruction\_DCCM/*），模擬DCCM儲存區的衝突。

**第1項修改：**刪除20條nop指令，重新產生模擬，並隨機選取迴圈的某次迭代以分析lw和sw。

**第2項修改：**修改sw指令的立即數，使lw和sw嘗試在同一週期內存取同一儲存區：

sw t3, (t4) 🡪 sw t3, **8**(t4)

# 基準測試

如需對處理器進行基準測試，應執行程式（或程式集）並測定處理器效能。透過在多個處理器上執行相同的基準（即程式集），可對這些處理器進行比較。我們引入了兩種常用的基準：**CoreMark**和**Dhrystone**。這些基準位於資料夾*[RVfpgaPath]/RVfpga/Labs/Lab20/RealBenchmarks*中。我們接下來詳細介紹這些基準以及實驗5中的**影像處理**程式。

資料夾*[RVfpgaPath]/RVfpga/Labs/Lab20/RealBenchmarks/CoreMark\_HwCounters*中提供了專用於RVfpga系統的CoreMark基準PlatformIO專案。我們使用Chips Alliance提供的原始程式碼（<https://github.com/chipsalliance/Cores-SweRV>）對CoreMark進行了修改，使其能夠適用於RVfpga系統。在任何基準測試中，我們均使用硬體計數器（HW計數器）來測量各種處理器事件，如執行的指令數和處理器週期數（參見實驗11）。除了修改基準以便使用RISC-V硬體計數器外，我們還新增了一些對使用DCCM/ICCM和編譯器最佳化的支援。

在下一部分，我們將顯示如何在各種情景下使用Nexys A7開發板執行CoreMark。

1. **情景1：無編譯器最佳化和DCCM/ICCM**

首先，我們將顯示如何在先前實驗所使用的處理器條件下執行CoreMark基準測試，即採用除錯模式，不使用DCCM/ICCM。為此，請按以下步驟操作：

* 在PlatformIO中開啟*CoreMark\_HwCounters*專案。
* 開啟檔案*src/Test.c*（參見圖6），其中包含程式的*main*函數：
  + *main*函數首先配置用於測量以下四個事件的硬體計數器：週期數、指令匯流排交易（指令）和資料匯流排交易（ld/st指令）。為此，需使用函數pspPerformanceCounterSet()。
  + 然後使用兩條組合語言指令（li和csrrs）配置SweRV EH1處理器的不同功能，如SweRVref文件的第2.C部分所述。在這種情況下，所有功能均使用預設值。
  + 隨後程式將執行一個迴圈，只有開發板上的任何開關狀態發生反轉時，才會退出迴圈。該迴圈的作用是允許使用者在執行基準測試並輸出結果之前開啟序列監視器。
  + 然後，程式將叫用函數main\_cmark()，該函數會在檔案*src/cmark.c*中自行實作CoreMark基準測試。
  + 最後，程式使用函數printfNexys()輸出四個事件。




圖6. CoreMark PlatformIO專案中的*src/Test.c*檔案

* 簡要分析在檔案*src/cmark.c*中實作的CoreMark基準測試所包含的函數。請注意，HW計數器在main\_cmark()函數中啟動和停止（第1109-1112行和第1130-1133行），基準測試本身則在上述程式碼行（第1114-1128行）之間執行。



圖7. CoreMark PlatformIO專案中的*src/cmark.c*檔案

* 在開發板上執行程式。然後根據GSG第6.F部分的說明開啟序列監視器。

開啟序列監視器後，首先會看到一條重複出現的訊息，要求您反轉開發板中的開關以執行CoreMark基準測試（參見圖8上方的紅色方塊）。開關反轉後，將執行基準測試並輸出結果，如圖8所示。

CoreMark會執行迴圈的多次迭代（可透過檔案*src/cmark.c*中定義的參數ITERATIONS輕鬆修改迭代次數）。每秒鐘完成的迭代次數稱為*CoreMark score*（CM）。每MHz的迭代次數為*CM/MHz*。基準測試會提供CM/MHz，該參數也稱為Iterat/Sec/MHz（迭代數/秒/兆赫），在本例中的值為0.47。也可以查看硬體計數器提供的值，並使用該值計算CM/MHz。

執行用時約200萬個週期，處理了約50萬條指令，相應的IPC（每個週期執行的指令數）≈ 0.25（具體計算過程為：50萬條指令/200萬個週期 ≈ 0.25）。這樣的效能遠遠無法滿足要求：回想一下，由於SweRV EH1處理器為雙路超標量處理器，其理想的IPC值應為2。由於處理器要進行大量的資料讀/寫存取，並且DDR外部記憶體的速度較慢，因此處理器的效能明顯下降。透過匯流排處理的資料交易數約為133000。透過匯流排處理的指令交易數僅為392，因為大多數指令存取會在I$中發生命中。請記住，RVfpga系統中不存在D$（資料快取）。




圖8. CoreMark基準測試的執行結果


1. **情景2：使用DCCM**


我們接下來在RVfpga系統中啟用DCCM，以便使用DCCM（而不是外部DDR記憶體）完成大部分資料存取。從下文的結果可以看出，這一更改能夠實現預期的效能提升。請按照以下步驟在使用DCCM的RVfpga系統版本上執行CoreMark：


* 到目前為止，我們在大多數實驗中均使用預設連結器指令碼（路徑為*.platformio/packages/framework-wd-riscv-sdk/board/nexys\_a7\_eh1/link.lds*）。但是，在本例中，為了利用DCCM來儲存程式的某些資料，我們需要使用隨PlatformIO專案提供的一個特定的連結器指令碼，其路徑為：*[RVfpgaPath]/RVfpga/Labs/Lab20/RealBenchmarks/CoreMark\_HwCounters/ld/link\_DCCM.ld*。開啟該檔案並對其進行檢查。圖9所示為該檔案的一部分，我們將進行簡要說明。


圖9中最上方的螢幕擷取畫面定義了DCCM的記憶體部分（稱為dccm），對應於圖2（b）中為該記憶體定義的位址空間：dccm (wxa!ri) : ORIGIN = 0xf0040000, LENGTH = 64K


其餘螢幕擷取畫面將幾個程式碼部分對映到DCCM記憶體：  
.rodata、.data、.sdata、.bss和.stack。














圖. CoreMark PlatformIO專案中的*ld/link\_DCCM.ld*檔案

* 開啟檔案*platformio.ini*並取消註解第18行（參見圖10），以便程式使用圖9中的連結器指令碼替代預設連結器指令碼。如上文所述，透過這種方式，可在高速DCCM（而非速度較慢的DDR記憶體）中存取大部分資料。



 

圖. CoreMark PlatformIO專案中的*platformio.ini*檔案

* 在開發板上執行程式，並開啟序列監視器。然後，反轉開發板上的某個開關。得到的結果如圖11所示。

在本例中，CM/MHz（即Iterat/Sec/MHz）的值為1.88。週期數減少為50萬左右。與上一版本一樣，處理器會處理大約50萬條指令；因此可得出IPC為1。透過將程式的各個部分對映到DCCM，處理器的效能提高了四倍。

最後，由於資料儲存在DCCM中，透過匯流排處理的資料交易數變為0。




圖. CoreMark基準測試的執行結果

**任務：**在檔案*platformio.ini*（參見圖10）中，註解掉第18行並取消註解第19行，以便程式使用以下路徑中的連結器指令碼：*[RVfpgaPath]/RVfpga/Labs/Lab20/RealBenchmarks/CoreMark\_HwCounters/ld/link\_DCCM-ICCM.ld*。分析新的連結器指令碼，該指令碼使用DCCM儲存大部分資料，使用ICCM儲存指令。執行CoreMark基準測試，將結果與本部分提供的結果進行比較。在本例中，由於我們的預設RVfpga系統不包括ICCM，請使用您在本實驗的第一個任務中建立的位元流或以下路徑中的位元流：*[RVfpgaPath]/RVfpga/Labs/Lab20/RealBenchmarks/Bitstreams/rvfpganexys\_DCCM-ICCM.bit*。

1. **情景3：使用DCCM和編譯器最佳化**

我們接下來介紹另一種提高效能的方法：編譯器最佳化。與上一部分相同，我們使用DCCM儲存應用程式的大部分資料，但我們另外啟用了編譯器最佳化。在此之前，我們均在除錯模式下執行程式，未進行編譯器最佳化。要啟用編譯器最佳化，請按以下步驟操作：

* 再次使用*[RVfpgaPath]/RVfpga/Labs/Lab20/RealBenchmarks/CoreMark\_HwCounters/ld/link\_DCCM.ld*路徑下的連結器指令碼。為此，應開啟檔案*platformio.ini*，取消註解第18行（參見圖10）並註解掉第19行。
* **使用與先前不同的步驟**在開發板上執行程式：上傳常用的位元流，但改為使用PlatformIO的「Project Tasks」（專案任務）中提供的「Upload and Monitor」（上傳並監視）選項（參見圖12）。




圖. 上傳並監視

該選項將編譯程式、在開發板上執行程式並開啟序列監視器。該選項使用platformio.ini中的*build\_flags*選項所確定的最佳化旗標進行編譯，在本例中為-O2（參見圖13）。



圖. 檔案*platformio.ini*中的*build\_flags*選項

等待程式開始執行後，像往常一樣，反轉開發板上的開關。得到的結果如圖14所示。

此時，CM/MHz（Iterat/Sec/MHz）的值為3.47。週期數和指令數分別減少為288000和309000左右。雖然IPC仍然約等於1，但此時的效能（CM/MHz，以及對應的執行時間）相比B部分中分析的場景大幅提升，因為週期數和指令數都顯著減少。效能得到改善的原因是啟用了編譯器最佳化。由於資料儲存在DCCM中，資料匯流排交易數仍為0。




圖. 使用編譯器最佳化時的CoreMark執行結果

**任務：**將編譯器最佳化方式改為-O3，執行程式並解釋結果。

# 練習

1. 使用Dhrystone基準替代CoreMark基準，執行相同的分析。可存取以下路徑取得包含Dhrystone基準的PlatformIO專案：*[RVfpgaPath]/RVfpga/Labs/Lab20/RealBenchmarks/Dhrystone\_HwCounters*。根據所有基準的要求，我們已使用<https://github.com/chipsalliance/Cores-SweRV>中提供的原始程式碼對該Dhrystone基準進行了修改，使其能夠適用於特定系統（在本例中為RVfpga系統）。檔案*Test.c*與CoreMark中的檔案（圖6）類似，但會叫用函數main\_dhry()，該函數包含Dhrystone基準本身。
2. 使用影像處理應用程式替代CoreMark，執行相同的分析。可存取以下路徑取得包含影像處理應用程式的PlatformIO專案：*[RVfpgaPath]/RVfpga/Labs/Lab20/RealBenchmarks/ImageProcessing\_HwCounters。*我們在實驗5中曾使用這些應用程式將RGB影像轉換為灰階影像。檔案*Test.c*與CoreMark中的檔案（圖6）類似，但會叫用函數ImageTransformation()，該函數包含我們在實驗5中分析的影像轉換基準。預設RVfpga系統的DCCM沒有足夠的空間來儲存影像，因此需使用具有128 KiB DCCM的RVfpga系統（位元串流），該檔案路徑為：*[RVfpgaPath]/RVfpga/Labs/Lab20/RealBenchmarks/Bitstreams/rvfpganexys\_DCCM-128.bit*。
3. 根據本實驗第2.C部分所述，啟用/停用各種核心功能。比較相應的效能結果（即在這些修改後的核心上執行程式時HW計數器的值）。在Nexys A7開發板上，使用這些修改後的RVfpga系統執行全部三個程式（CoreMark、Dhrystone和影像處理）。可能的變化包括：

- 使用不同的分支預測器組態和實作方案（如始終不採取分支、使用

Gshare分支預測器或使用實驗16的練習1中實作的雙模分支預測器）。

- 啟用/停用雙指令功能。

- 使用各種不同的I$/DCCM/ICCM組態（例如不同的大小或不同的I$

替換策略）。