

## 2. SweRVref中的任務

**任務：**開啟檔案

`[RVfpgaPath]/RVfpga/src/SweRVolfSoC/SweRVEh1CoreComplex/include/swerv_types.sv`，並在後續介紹用於對控制位元進行分組的結構類型時分析該檔案。

不提供解答。

**任務：**快速查看模組 `dec_decode_ctl` 和 `dec_dec_ctl`，瞭解如何根據指令的32位元來指定控制訊號欄位。這兩個模組用途廣泛且結構複雜，因此我們不打算對其進行詳細分析。此外，查看模組 `dec_dec_ctl` 的自動建立過程，如 `dec_decode_ctl.sv` 的第2482-2495行所述。

不提供解答。

**任務：**以壓縮/未壓縮指令為分類依據，分析迴圈主體中的其餘指令。

```
92: 4398          lw      a4,0(a5)
94: 0791          addi    a5,a5,4
96: 0729          addi    a4,a4,10
98: fee7ae23      sw      a4,-4(a5)
9c: fed79be3      bne     a5,a3,92 <main+0xa>
```

第一條指令為壓縮格式：`c.lw`




0x4398 = 010 000 111 00 110 00

- funct3 = 010 → `c.lw`
- imm = 00000
- rs1' = 111 → x15 = a5
- rd' = 110 → x14 = a4
- op = 00 → `c.lw`

第二條指令為壓縮格式，如 `SweRVref` 文件的分析所示。

第三條指令為壓縮格式：`c.addi`



0x0729 = 000 0 01110 01010 01

- funct3 = 000 → `c.addi`

- rd/rs1 = 01110 → x14 = a4
- imm = 001010 → 10
- op = 01 → c.addi

第四條和第五條指令為未壓縮格式。

**任務：**觀察模組 `ifu_compress_ctl` 的內部結構，分析其工作原理。

不提供解答。