Shape

Description automatically generated with medium confidence

**THE IMAGINATION UNIVERSITY PROGRAMME**

**RVfpga Lab 20**

## **ICCM, DCCM e Benchmarking**

# INTRODUÇÃO

Neste laboratório, analisamos as memórias *scratchpad* (ICCM e DCCM) disponíveis no processador SweRV EH1 e, em seguida, fornecemos vários exemplos de benchmarking e exercícios para demonstrar alguns dos conceitos dos laboratórios 11 a 20.

Recorde-se da Figura 25 do Guia de Iniciação do RVfpga (que repetimos abaixo na Figura 1 por uma questão de conveniência), que o sistema RVfpga inclui duas memórias de scratchpad (destacadas a vermelho na figura): uma para dados, chamada Data Closely-Coupled Memory (DCCM), e outra para instruções, chamada Instruction Closely-Coupled Memory (ICCM).



Figura 1. Sistema RVfpgaNexys

**NOTA:** Antes de começar a trabalhar neste laboratório, recomendamos a leitura das secções 1 e 3 do artigo de Preeti Ranjan Panda, Nikil D. Dutt e Alexandru Nicolau. "On-chip vs. off-chip memory: the data partitioning problem in embedded processor-based systems". ACM Trans. Design Autom. Electr. Syst. 5(3): 682-704 (2000) (disponível em: <https://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.472.2430&rep=rep1&type=pdf>). Este documento apresenta uma boa introdução à utilização de memórias Scratchpad em processadores embebidos.

O mapa de memória do sistema RVfpga foi descrito na Secção 4.B do Guia de Iniciação. A figura seguinte complementa essa descrição com uma ilustração do espaço de endereçamento ocupado pela memória de instruções (Figura 2a) e pela Memória de Dados (Figura 2b) disponíveis no sistema RVfpga.



1. **Espaço de endereçamento da memória de instruções, constituído por uma cache de instruções (I$) e pela memória externa DDR. O ICCM está desativado no sistema predefinido.**



1. **Espaço de endereçamento da memória de dados, constituído por uma DCCM e uma memória externa DDR.**

Figura 2. Espaço de endereçamento do sistema RVfpga para memórias de instrução e de dados

Neste laboratório, concentramo-nos na configuração e no funcionamento das memórias de Dados/Instruções estreitamente acopladas (secções 2.A e 2.B, respetivamente) e, em seguida, apresentamos vários exemplos e exercícios de avaliação comparativa (secção 3), nos quais utilizamos programas elementares *ad-hoc* que ilustram situações específicas e aplicações reais.

# MEMÓRIAS DE DADOS/INSTRUÇÕES ESTREITAMENTE ACOPLADAS (DCCM E ICCM)

Nesta secção, analisamos a memória de dados (DCCM) e a memória de instruções (ICCM) estreitamente acoplada disponíveis no sistema RVfpga. Começamos por descrever a forma como estas duas estruturas podem ser configuradas (Secção 3.A) e, em seguida, ilustramos como é efetuado um acesso à DCCM (Secção 3.B).

1. **Configuração da DCCM e da ICCM no Sistema RVfpga**

A DCCM e a ICCM do sistema RVfpga são altamente configuráveis com base num conjunto de parâmetros definidos no ficheiro *[RVfpgaPath]/RVfpga/src/SweRVolfSoC/SweRVEh1CoreComplex/include/common\_defines.vh*. O sistema RVfpga por omissão tem os seguintes parâmetros para estas duas estruturas:

**DCCM:**

`define RV\_DCCM\_EADR 32'hf004ffff

`define RV\_DCCM\_FDATA\_WIDTH 39

`define RV\_LSU\_SB\_BITS 16

`define RV\_DCCM\_SIZE 64

`define RV\_DCCM\_ECC\_WIDTH 7

`define RV\_DCCM\_SADR 32'hf0040000

`define RV\_DCCM\_BYTE\_WIDTH 4

`define RV\_DCCM\_NUM\_BANKS 8

`define RV\_DCCM\_SIZE\_64

`define RV\_DCCM\_NUM\_BANKS\_8

`define RV\_DCCM\_OFFSET 28'h40000

`define RV\_DCCM\_WIDTH\_BITS 2

`define RV\_DCCM\_ENABLE 1

`define RV\_DCCM\_DATA\_CELL ram\_2048x39

`define RV\_DCCM\_RESERVED 'h1000

`define RV\_DCCM\_ROWS 2048

`define RV\_DCCM\_BANK\_BITS 3

`define RV\_DCCM\_DATA\_WIDTH 32

`define RV\_DCCM\_INDEX\_BITS 11

`define RV\_DCCM\_BITS 16

`define RV\_DCCM\_REGION 4'hf

**ICCM:**

`define RV\_ICCM\_DATA\_CELL ram\_16384x39

`define RV\_ICCM\_BITS 19

`define RV\_ICCM\_ROWS 16384

`define RV\_ICCM\_INDEX\_BITS 14

`define RV\_ICCM\_NUM\_BANKS 8

`define RV\_ICCM\_NUM\_BANKS\_8

`define RV\_ICCM\_BANK\_BITS 3

`define RV\_ICCM\_SIZE\_512

`define RV\_ICCM\_RESERVED 'h1000

`define RV\_ICCM\_SIZE 512

`define RV\_ICCM\_REGION 4'he

`define RV\_ICCM\_OFFSET 10'he000000

`define RV\_ICCM\_SADR 32'hee000000

`define RV\_ICCM\_EADR 32'hee07ffff

No entanto, tal como na I$, alguns dos parâmetros acima referidos são substituídos no ficheiro *[RVfpgaPath]/RVfpga/src/SweRVolfSoC/SweRVEh1CoreComplex/include/global.h*:

**DCCM:**

localparam DCCM\_BITS = `RV\_DCCM\_BITS;

localparam DCCM\_BANK\_BITS = `RV\_DCCM\_BANK\_BITS;

localparam DCCM\_NUM\_BANKS = `RV\_DCCM\_NUM\_BANKS;

localparam DCCM\_DATA\_WIDTH = `RV\_DCCM\_DATA\_WIDTH;

localparam DCCM\_FDATA\_WIDTH = `RV\_DCCM\_FDATA\_WIDTH;

localparam DCCM\_BYTE\_WIDTH = `RV\_DCCM\_BYTE\_WIDTH;

localparam DCCM\_ECC\_WIDTH = `RV\_DCCM\_ECC\_WIDTH;

**ICCM:**

localparam ICCM\_SIZE = `RV\_ICCM\_SIZE;

localparam ICCM\_BITS = `RV\_ICCM\_BITS;

localparam ICCM\_NUM\_BANKS = `RV\_ICCM\_NUM\_BANKS;

localparam ICCM\_BANK\_BITS = `RV\_ICCM\_BANK\_BITS;

localparam ICCM\_INDEX\_BITS = `RV\_ICCM\_INDEX\_BITS;

localparam ICCM\_BANK\_HI = 4 + (`RV\_ICCM\_BANK\_BITS/4);

Note-se que, como mostra a Figura 2 a DCCM está ativada no nosso sistema de base (RV\_DCCM\_ENABLE = 1), mas a ICCM está desativada (RV\_ICCM\_ENABLE não definido), pelo que não está incluído qualquer ICCM no SoC utilizado nos laboratórios anteriores.

Tabela 1 resume as configurações das ICCM e DCCM no sistema RVfpga.

Tabela 1. Configurações das DCCM e ICCM

|  |  |
| --- | --- |
| **Característica** | **Valor** |
| **DCCM** |  |
| **Ativação** | 1 |
| **Espaço de endereçamento** | 0xF0040000 - 0xF004FFFF |
| **Tamanho** | 64 KiB |
| **Número de bancos** | 8 |
| **Dimensão do banco** | 2048x39 bits (7 bits para paridade) |
| **ICCM** |  |
| **Ativação** | 0 |

Figura 3 apresenta um diagrama de blocos da configuração do DCCM do RVfpga. Os sinais de entrada para a DCCM (lsu\_addr\_dc1, end\_addr\_dc1, stbuf\_addr\_any, stbuf\_ecc\_any e stbuf\_data\_any) e os sinais de saída da DDCM (dccm\_data\_lo\_dc2 e dccm\_data\_hi\_dc2) são fornecidos de/para a Load Store Unit (lsu), como explicado no Lab 13 (ver Figuras 6 e 13 no Lab 13).



Figura 3. Arquitetura interna da DCCM.

A DCCM do sistema RVfpga está implementada no módulo **lsu\_dccm\_mem**, incluído no ficheiro *[RVfpgaPath]/RVfpga/src/SweRVolfSoC/SweRVEh1CoreComplex/lsu/lsu\_dccm\_mem.sv*. Como se pode ver na Figura 3 a DCCM está dividida em 8 bancos. São fornecidos dois endereços de leitura para suportar acessos não alinhados: dccm\_rd\_addr\_lo[15:0] = lsu\_addr\_dc1[15:0] e dccm\_rd\_addr\_hi[15:0] = end\_addr\_dc1[15:0]. Estes endereços estão logicamente divididos em 3 campos:

* **Bank**: Banco selecionado.
* **Addr**: Endereço da palavra de 32 bits lida dentro do banco.
* **Off**: Byte lido dentro da palavra de 32 bits.
* Note que são adicionados 7 bits de paridade a cada palavra de 32 bits.

Como também explicado no Lab 13 e como pode ser visto na Figura 3 um endereço de escrita é fornecido no sinal dccm\_wr\_addr[15:0] pelo Store Buffer (veja o apêndice do Lab 13 para maiores descrições do funcionamento do Store Buffer). O endereço de escrita é dividido como os endereços de leitura (veja o item anterior). Com base no campo de 3 bits desses endereços Bank (além de outros sinais não especificados na figura que analisará a seguir), são obtidos 8 bits de habilitação de leitura/escrita em rden\_bank[7:0] e wren\_bank[7:0], respetivamente. Cada bit determina se o banco correspondente deve ser ativado ou desativado para leitura e escrita.

Com base no campo de 11 bits destes endereços Addr (e noutros sinais não especificados na figura que analisará numa tarefa abaixo), são obtidos oito endereços de 11 bits em addr\_bank[7:0][10:0], um endereço de 11 bits por banco.

Cada um dos 8 bancos pode ser acedido de forma independente, como será analisado numa tarefa seguinte. Assim, por exemplo, na situação mais extrema, seria possível efetuar duas leituras e uma escrita no mesmo ciclo, desde que os três acessos fossem a três bancos diferentes:

* Numa leitura não alinhada, os bancos *j* e *k* podem ser lidos no mesmo ciclo fornecendo os endereços de 11 bits nos sinais addr\_bank[j] (que é obtido a partir do campo Addr de 11 bits do sinal dccm\_rd\_addr\_lo) e addr\_bank[k] (que é obtido a partir do campo Addr de 11 bits do sinal dccm\_rd\_addr\_hi), e definindo os sinais de ativação correspondentes: rden\_bank[j] = rden\_bank[k] = 1.
* Ao mesmo tempo, também é possível escrever no banco *i*, fornecendo o endereço de 11 bits no sinal addr\_bank[i] (obtido a partir do campo Addr de 11 bits do sinal dccm\_wr\_addr), e definindo o sinal de ativação correspondente: wren\_bank[i] = 1.

**TAREFA:** Usando as instruções fornecidas no Lab 1, implemente um novo sistema RVfpga que inclua uma ICCM de 64 KiB.

Lembre-se que a ICCM está desativada no nosso sistema por omissão. Assim, tal como explicado na Secção 2.A do documento SweRVref, para ativar a ICCM é necessário incluir a seguinte linha no ficheiro *[RVfpgaPath]/RVfpga/src/SweRVolfSoC/SweRVEh1CoreComplex/include/common\_defines.vh*:

`define RV\_ICCM\_ENABLE 1

Além disso, os parâmetros fornecidos no sistema RVfpga padrão são para uma ICCM de 512 KiB. Assim, para implementar uma ICCM de 64 KiB, é necessário modificar as seguintes linhas do mesmo ficheiro (ficheiro *common\_defines.vh*):

RV\_ICCM\_DATA\_CELL ram\_16384x39🡪 RV\_ICCM\_DATA\_CELL ram\_2048x39

RV\_ICCM\_BITS 19🡪 RV\_ICCM\_BITS 16

RV\_ICCM\_ROWS 16384🡪 RV\_ICCM\_ROWS 2048

RV\_ICCM\_INDEX\_BITS 14🡪 RV\_ICCM\_INDEX\_BITS 11

RV\_ICCM\_SIZE\_512🡪 RV\_ICCM\_SIZE\_64

RV\_ICCM\_SIZE 512🡪 RV\_ICCM\_SIZE 64

RV\_ICCM\_EADR 32'hee07ffff🡪 RV\_ICCM\_EADR 32'hee00ffff

Como explicado na Secção 2.A do documento SweRVref, em vez de modificar manualmente o ficheiro *common\_defines.vh*, também é possível modificar a configuração do processador SweRV EH1 utilizando o script *swerv.config.*

**TAREFA:** Desenhar uma figura semelhante à Figura 3 para a ICCM implementada na tarefa anterior.

1. **Acesso à DCCM**

À semelhança da I$ que analisámos no Lab 19, a ICCM e a DCCM têm uma latência de acesso baixa - ou seja, que permite que os dados sejam lidos ou escritos num único ciclo (ver Figura 2). No entanto, ao contrário da I$, a ICCM e a DCCM são controladas por software.

Nesta secção, ilustramos e descrevemos um acesso à DCCM. Utilizamos a arquitetura interna do DCCM apresentada na Figura 3 como referência e executamos um programa semelhante a um já utilizado no Lab 19. Este programa, apresentado na Figura 4 é fornecido na pasta *[RVfpgaPath]/RVfpga/Labs/Lab20/LW-SW\_Instruction\_DCCM/*. Percorre um *array* de 250 elementos, lendo cada elemento (instrução lw, destacada a vermelho), adicionando-lhe um elemento e armazenando o elemento (instrução sw, destacada a vermelho) de volta no mesmo elemento do *array*. O ciclo contém 20 instruções nop para isolar as iterações umas das outras. O *array* é inicializado antes de ser acedido (o ciclo de inicialização não é mostrado na Figura 4 mas pode ver a inicialização do *array* no projeto PlatformIO).

|  |
| --- |
| // Acesso ao arrayla t4, Dli t5, 50li t0, 1000la t6, Dadd t6, t6, t0li t5, 1  REPEAT\_Access: **lw t3, (t4)** add t3, t3, t5 **sw t3, (t4)** add t4, t4, 4 INSERT\_NOPS\_10 INSERT\_NOPS\_10 bne t4, t6, REPEAT\_Access # Repete o ciclo |

Figura 4. Programa de exemplo


Abra o projeto no PlatformIO, compile-o e abra o ficheiro Disassembly (disponível em *[RVfpgaPath]/RVfpga/Labs/Lab20/LW-SW\_Instruction\_DCCM/.pio/build/swervolf\_nexys/firmware.dis*). Repare que a instrução lw (0x000eae03) e a instrução sw (0x01cea023) são colocadas nos endereços 0x000001c0 e 0x000001c8, respetivamente.

**0x000001c0: 000eae03 lw t3,0(t4)**

**...**

**0x000001c8: 01cea023 sw t3,0(t4)**

Figura 5 mostra a simulação de uma iteração aleatória do ciclo de Figura 4. A figura inclui alguns dos sinais apresentados na Figura 3 bem como alguns dos sinais do IP core do LSU que descrevemos no Lab 13.



**i+2**

**i**

**i+1**

**i+8**

Figura 5. Simulação de uma iteração aleatória do programa de Figura 4

**TAREFA:** Replicar a simulação da Figura 5 no seu próprio computador. Para o fazer, siga os passos seguintes (descritos em pormenor na Secção 7 das GSG):

* Se necessário, gerar o executável da simulação (*Vrvfpgasim*).
* No PlatformIO, abra o projeto fornecido em: *[RVfpgaPath]/RVfpga/Labs/Lab20/LW-SW\_Instruction\_DCCM*.
* Estabelecer o caminho correto para o executável da simulação RVfpga (*Vrvfpgasim*) no ficheiro *platformio.ini*.
* Gerar o *trace* da simulação utilizando o Verilator (*Generate Trace*).
* Abrir o *trace* no GTKWave.
* Utilizar o ficheiro *scriptLoadStore.tcl* (fornecido em *[RVfpgaPath]/RVfpga/Labs/Lab20/LW-SW\_Instruction\_DCCM*) para abrir os mesmos sinais que os mostrados na Figura 5. Para isso, no GTKWave, clique em *File → Read Tcl Script File* e selecione o ficheiro *scriptLoadStore.tcl*.
* Clicar várias vezes em *Zoom In* ( ) e analisar a região que começa em 43900 ps.

As leituras e escritas de memória utilizando a DCCM ocorrem da seguinte forma:

* + **Ciclo i:** A instrução lw é descodificada na Via 1: dec\_i1\_instr\_d = 0x000eae03.
  + **Ciclo i+1:** O endereço é gerado nos andares DC1, como descrito no Lab 13 (ver Figura 6 desse laboratório), e fornecido à DCCM:
    - lsu\_addr\_dc1[31:0] = 0xF0040024🡪 dccm\_rd\_addr\_lo[15:0] = 0x0024
    - end\_addr\_dc1[15:0] = 0x0027🡪 dccm\_rd\_addr\_hi[15:0] = 0x0027

Como resultado da verificação do endereço, a leitura da DCCM é ativada: dccm\_rden = 1. Este sinal é fornecido à DCCM e, juntamente com o campo *Bank* de 3 bits do endereço, determina o banco que deve ser lido. Neste caso, apenas o segundo banco do acesso precisa de ser lido, uma vez que o acesso está alinhado por palavras: rden\_bank = 0x02 (em binário 00000010).

* + **Ciclo i+2:** Os dados de leitura são obtidos da DCCM e fornecidos ao núcleo. Dado que se trata de um acesso alinhado, os dois sinais de leitura são iguais e apenas o dccm\_data\_lo\_dc2 é efetivamente utilizado pelo núcleo (mais uma vez, isto foi explicado no Lab 13):
    - dccm\_rd\_data\_lo = 0x4400000009🡪 dccm\_data\_lo\_dc2 = 0x00000009
    - dccm\_rd\_data\_hi = 0x4400000009🡪 dccm\_data\_hi\_dc2 = 0x00000009
  + **Ciclo i+8:** Depois de adicionar 1 (o imediato) ao valor lido (0x00000009 + 1 = 0x0000000A) e de atravessar o Store Buffer, como explicado no apêndice do Lab 13, os dados e o endereço são fornecidos à DCCM, e a escrita do banco correto é ativada utilizando os seguintes sinais:
    - dccm\_wren = 1
    - wren\_bank = 0x02 (em binário 00000010; ou seja, o segundo banco)
    - dccm\_wr\_addr = 0x0024
    - dccm\_wr\_data = 0x420000000A

**TAREFA:** Explique como os sinais rden\_bank, wren\_bank e addr\_bank são obtidos nas linhas 103, 104 e 105 do módulo **lsu\_dccm\_mem**.

**TAREFA:** Simular uma leitura não alinhada para a DCCM e analisar como é tratada no interior da DCCM. Pode usar o programa usado acima (*[RVfpgaPath]/RVfpga/Labs/Lab20/LW-SW\_Instruction\_DCCM/*) e simplesmente substituir a instrução load da seguinte forma:

lw t3, (t4)🡪 lw t3, **1**(t4)

**TAREFA:** Simular um conflito de banco DCCM modificando o programa da Figura 4 (*[RVfpgaPath]/RVfpga/Labs/Lab20/LW-SW\_Instruction\_DCCM/*).

**1st modificação:** Remover as 20 instruções nop, regenerar a simulação e analisar o lw e o sw numa iteração aleatória do ciclo.

**2nd modification:** Modificar o imediato da instrução sw para fazer com que o lw e o sw tentem aceder ao mesmo banco no mesmo ciclo:

sw t3, (t4)🡪 sw t3, **8**(t4)

# BENCHMARKING

Para avaliar um processador, um programa (ou conjunto de programas) é executado e o desempenho do processador é medido. Comparamos os processadores executando os mesmos benchmarks (ou seja, conjuntos de programas) nesses processadores. Apresentamos dois benchmarks comuns: **CoreMark** e **Dhrystone**. Esses benchmarks estão na pasta *[RVfpgaPath]/RVfpga/Labs/Lab20/RealBenchmarks.* Descrevemos estes benchmarks, juntamente com o programa **de Processamento de Imagem** do Lab 5, a seguir.

A pasta *[RVfpgaPath]/RVfpga/Labs/Lab20/RealBenchmarks/CoreMark\_HwCounters* contém um projeto PlatformIO do CoreMark destinado ao sistema RVfpga. Adaptámos o CoreMark ao sistema RVfpga utilizando as fontes fornecidas pela Chips Alliance em <https://github.com/chipsalliance/Cores-SweRV>. Para qualquer parâmetro de referência, usamos os contadores em hardware (HW Counters) para medir vários eventos do processador, como o número de instruções executadas e o número de ciclos do processador, conforme explicado no Lab 11. Além de modificar o benchmark para usar os contadores HW do RISC-V, adicionámos algum suporte para usar o DCCM/ICCM e para usar optimizações do compilador.

Na próxima secção, mostramos como executar o CoreMark na placa Nexys A7 em vários cenários.

1. **Variante 1: Sem optimizações do compilador ou DCCM/ICCM**

Primeiro, mostramos como executar o benchmark CoreMark nas condições do processador usadas nos laboratórios anteriores: modo de depuração e sem uso de DCCM/ICCM. Para isso, siga os próximos passos:

* Abra o projeto *CoreMark\_HwCounters* no PlatformIO.
* Abrir o ficheiro *src/Test.c* (ver Figura 6), que inclui a função *principal* do nosso programa:
  + A função *principal começa* por configurar os contadores HW para medir quatro eventos: número de ciclos, transações do barramento I (instruções) e transações do barramento D (instruções ld/st). Para este efeito, é utilizada a função pspPerformanceCounterSet().
  + Em seguida, configura as diferentes características do processador SweRV EH1, utilizando duas instruções de montagem (li e csrrs), tal como explicado na Secção 2.C do documento SweRVref. Neste caso, todas as características são deixadas nos seus valores por omissão.
  + De seguida, o programa executa um ciclo que só é encerrado quando qualquer um dos interruptores da placa é invertido. O objetivo deste ciclo é permitir que o utilizador abra o monitor série (serial monitor) antes de o parâmetro de referência ser executado e apresentar os seus resultados.
  + O programa invoca então a função main\_cmark(), que implementa o próprio benchmark CoreMark, que é implementado no ficheiro *src/cmark.c*.
  + Finalmente, imprime os quatro eventos utilizando a função printfNexys().




Figura 6. Ficheiro *src/Test.c* do projeto CoreMark no PlatformIO

* Analise brevemente as funções do benchmark CoreMark implementadas no ficheiro *src/cmark.c*. Note que os contadores HW são iniciados e parados dentro da função main\_cmark() (linhas 1109-1112 e 1130-1133), e que o próprio benchmark é executado entretanto (linhas 1114-1128).



Figura 7. Ficheiro *src/cmark.c* do projeto CoreMark no PlatformIO

* Executar o programa na placa. Em seguida, abra o monitor série como explicado na Secção 6.F do GSG.

Depois de abrir o monitor série, verá primeiro uma mensagem repetida que lhe pede para inverter um interruptor na placa para executar o teste de referência CoreMark (ver a caixa vermelha superior na Figura 8). Depois de inverter um interruptor, o teste de referência é executado e apresenta os resultados, como mostra a Figura 8.

O CoreMark executa várias iterações de um ciclo (pode facilmente modificar o número de iterações através de um parâmetro chamado ITERATIONS e definido no ficheiro *src/cmark.c*). O número de iterações que completa por segundo é chamado de *pontuação do CoreMark* (CM). O número de iterações por MHz é *CM/MHz*. O parâmetro de comparação fornece o CM/MHz - também chamado Iterat/Sec/MHz (iterações/segundo/MHz) - que é 0,47. Também pode ver os valores fornecidos pelos contadores em hardware, que foram utilizados para calcular o CM/MHz.

A execução demorou ~2 milhões de ciclos e foram processadas cerca de meio milhão de instruções, resultando num IPC (instruções por ciclo) ≈ 0,25; especificamente, ½ milhão de instruções / 2 milhões de ciclos ≈ 0,25. Este desempenho é realmente mau: recorde-se que o IPC ideal no processador SweRV EH1 é 2 porque é superescalar de duas vias. No entanto, o desempenho é fraco devido ao grande número de leituras/escritas de dados e à lentidão da memória externa DDR. O número de transações de dados através do barramento é de cerca de 133.000. O número de transações de instruções através do barramento é de apenas 392, porque a maioria dos acessos a instruções ocorre na I$. Recorde-se que o sistema RVfpga não tem uma D$ (cache de dados).




Figura 8. Resultados da execução do benchmark CoreMark


1. **Variante 2: Utilização da DCCM**


Agora habilitamos a DCCM no sistema RVfpga para que a maioria dos acessos a dados use a DCCM (em vez da memória DDR externa). Como veremos, essa alteração aumenta o desempenho, tal como esperado. Siga as próximas etapas para executar o CoreMark numa versão do sistema RVfpga que usa a DCCM:


* O *linker script* padrão que usamos até agora na maioria dos laboratórios está disponível em *.platformio/packages/framework-wd-riscv-sdk/board/nexys\_a7\_eh1/link.lds*. No entanto, para utilizar a DCCM para armazenar alguns dados do programa, utilizamos um *linker script* específico que é fornecido como parte do projeto PlatformIO que está a utilizar e que está disponível em: *[RVfpgaPath]/RVfpga/Labs/Lab20/RealBenchmarks/CoreMark\_HwCounters/ld/link\_DCCM.ld*. Abra este ficheiro e inspecione-o. Figura 9 mostra algumas partes deste ficheiro, que descrevemos brevemente.


A captura de ecrã no topo da Figura 9 define uma secção de memória para a DCCM (denominada dccm), que corresponde ao espaço de endereço definido na Figura 2(b) para esta memória: dccm (wxa!ri) : ORIGEM = 0xf0040000, COMPRIMENTO = 64K


As restantes capturas de ecrã mapeiam várias secções de código para a memória DCCM: .rodata, .data, .sdata, .bss e .stack.














Figura 9. Ficheiro *ld/link\_DCCM.ld* do projeto CoreMark no PlatformIO

* Abra o ficheiro *platformio.ini* e descomente a linha 18 (ver Figura 10) para que o programa use o *linker script* da Figura 9 em vez do *linker script* padrão. Por esta via, como explicado acima, a maioria dos dados será acedida na memória rápida DCCM em vez da memória lenta DDR.



 

Figura 10. Ficheiro *platformio.ini* do projeto CoreMark no PlatformIO

* Executar o programa na placa e abrir o monitor de série. Em seguida, inverta um interruptor na placa. Obterá os resultados mostrados na Figura 11.

Neste caso, o CM/MHz (ou seja, o valor de Iterat/Sec/MHz) é 1,88. O número de ciclos diminuiu para cerca de meio milhão de ciclos. Tal como na versão anterior do processador, são processadas cerca de meio milhão de instruções; obtemos assim um IPC de 1. Ao mapear secções do programa para o DCCM, o desempenho aumentou por um fator de quatro.

Finalmente, o número de transações de dados através do barramento é agora 0, dado que os dados são armazenados na DCCM.




Figura 11. Resultados da execução do benchmark CoreMark

**TAREFA:** No ficheiro *platformio.ini* (ver Figura 10), comente a linha 18 e descomente a linha 19 para que o programa use o *linker script* fornecido em: *[RVfpgaPath]/RVfpga/Labs/Lab20/RealBenchmarks/CoreMark\_HwCounters/ld/link\_DCCM-ICCM.ld*. Analise esse novo *linker script*, que usa a DCCM para armazenar a maioria dos dados e a ICCM para armazenar as instruções. Execute o benchmark CoreMark e compare os resultados com os obtidos nesta secção. Neste caso, como o nosso sistema RVfpga padrão não inclui uma ICCM, use o *bitstream* criado na primeira tarefa deste laboratório ou o *bitstream* que fornecemos em: *[RVfpgaPath]/RVfpga/Labs/Lab20/RealBenchmarks/Bitstream/rvfpganexys\_DCCM-ICCM.bit*.

1. **Variante: Utilizar a DCCM e as optimizações do compilador**

Agora adicionamos outra via para melhorar o desempenho: as optimizações do compilador. Tal como na secção anterior, utilizamos a DCCM para armazenar a maioria das secções de dados da aplicação - mas agora também ativamos as optimizações do compilador. Até este ponto, executámos programas em modo de depuração sem optimizações do compilador. Para ativar as otimizações do compilador, siga as próximas etapas:

* Use o *linker script* *[RVfpgaPath]/RVfpga/Labs/Lab20/RealBenchmarks/CoreMark\_HwCounters/ld/link\_DCCM.ld* novamente. Para isso, abra o ficheiro *platformio.ini* e descomente a linha 18 (ver Figura 10) e comente a linha 19.
* **Utilizando um procedimento diferente do utilizado anteriormente**, execute o programa na placa: Carregue o *bitstream* habitual, mas depois utilize a opção "Upload and Monitor" disponível nas Project Tasks do PlatformIO (ver Figura 12).




Figura 12. Carregar e monitorizar

Esta opção irá compilar o programa, executá-lo na placa e abrir o monitor série. Esta opção compila usando as opções de otimização determinados pela opção *build\_flags* no platformio.ini, neste caso -O2 (veja Figura 13).



Figura 13. Ficheiro *platformio.ini*, opção *build\_flags*

Quando o programa começar a ser executado, como habitualmente, inverta um interruptor na placa. Obterá os resultados mostrados na Figura 14.

O CM/MHz (Iterat/Sec/MHz) é agora de 3,47. O número de ciclos diminuiu para cerca de 288.000, e o número de instruções é agora de cerca de 309.000. Apesar de o IPC ≈ 1, o desempenho (CM/MHz e, por conseguinte, o tempo de execução) é agora muito melhor do que no cenário analisado na secção B, uma vez que tanto o número de ciclos como o de instruções diminuíram significativamente. Esta melhoria deve-se à ativação das optimizações do compilador. O número de transações do barramento de dados continua a ser 0, dado que os dados são armazenados na DCCM.




Figura 14. Resultados de execução do CoreMark quando se utilizam optimizações do compilador

**TAREFA:** Modificar a otimização de compilação para -O3 e explicar os resultados.

# EXERCÍCIOS

1. Faça a mesma análise que foi feita para o CoreMark, mas desta vez usando o benchmark Dhrystone. Um projeto PlatformIO que contém o benchmark Dhrystone está em: *[RVfpgaPath]/RVfpga/Labs/Lab20/RealBenchmarks/Dhrystone\_HwCounters*. Como requerido por todos os benchmarks, este benchmark Dhrystone foi adaptado para o sistema específico, neste caso o sistema RVfpga, usando os ficheiros fonte fornecidos em <https://github.com/chipsalliance/Cores-SweRV>. O ficheiro *Test.c* é semelhante ao do CoreMark (Figura 6) mas invoca a função main\_dhry(), que inclui o próprio benchmark Dhrystone.
2. Faça a mesma análise que foi feita para o CoreMark, mas desta vez para a aplicação ImageProcessing. Um projeto PlatformIO que contém a aplicação ImageProcessing está em: *[RVfpgaPath]/RVfpga/Labs/Lab20/RealBenchmarks/ImageProcessing\_HwCounters.* Estas são as aplicações que usámos no Lab 5 para transformar uma imagem RGB em escala de cinzentos. O ficheiro *Test.c* é semelhante ao do CoreMark (Figura 6) mas invoca a função ImageTransformation(), que inclui o benchmark Image Transformation que analisámos no Lab 5. A DCCM do sistema RVfpga predefinida não é suficientemente grande para armazenar a imagem, pelo que se deve usar o sistema RVfpga (bitstream) que tem uma DCCM de 128 KiB, que se encontra em: *[RVfpgaPath]/RVfpga/Labs/Lab20/RealBenchmarks/Bitstreams/rvfpganexys\_DCCM-128.bit*.
3. Ativar/desativar várias funcionalidades do núcleo, conforme descrito na Secção 2.C deste laboratório. Compare os resultados de desempenho - ou seja, os valores dos contadores HW ao executar os programas nesses núcleos modificados. Execute os três programas (CoreMark, Dhrystone e ImageProcessing) nesses sistemas RVfpga modificados na placa Nexys A7. As variações incluem:

- Usando diferentes configurações e implementações do preditor de saltos (salto não

tomado, Gshare, e o preditor bimodal implementado no Exercício 1 de

Lab 16).

- Ativar/desativar a função de *dual-issue*.

- Utilizando várias configurações de I$/DCCM/ICCM (como diferentes tamanhos ou diferentes Políticas de substituição de I$).