

**THE IMAGINATION UNIVERSITY PROGRAMME**

**RVfpga Lab 7**

**Mostrador de 7-Segmentos**

# INTRODUÇÃO

Este laboratório descreve como o Sistema RVfpga foi alargado para funcionar com mostradores de 7 segmentos e mostra como modificar o controlador de mostrador de 7 segmentos. A placa Nexys A7 FPGA tem oito mostradores de 7 segmentos. Descrevemos primeiro como funcionam (Secção 2) e depois analisamos a especificação de alto nível do controlador do mostrador de 8 dígitos de 7 segmentos incluído no Sistema RVfpga e fornecemos alguns exercícios elementares (Secções 3 e 4). Finalmente, analisamos a implementação de baixo nível deste controlador, realizamos uma simulação de Verilator e fornecemos Exercícios adicionais onde modificará e experimentará a implementação do controlador (Secções 5 e 6).

# MOSTRADORES DE 7 SEGMENTOS NA PLACA NEXYS A7

# A placa Nexys A7 contém dois blocos de 4 dígitos de mostradores a LED de 7-segmentos com ânodo comum[[1]](#footnote-1), configurado para se comportar como um único mostrador de 8 dígitos de 7 segmentos (ver Figura 1). Cada um dos oito dígitos é composto por sete segmentos dispostos no padrão "8" (ver Figura 2), com um LED para cada segmento. Cada um destes segmentos pode ser ligado ou desligado, pelo que qualquer um dos 128 padrões pode ser exibido num dígito, iluminando certos segmentos LED e deixando os outros apagados; especificamente, entre estes 128 padrões, os dígitos decimais podem ser exibidos como mostrado na Figura 2.




Figura 1. Mostrador de 8 dígitos de 7 segmentos na Nexys A7




Figura 2. Padrões correspondentes aos dígitos decimais

# Os segmentos LED de um único dígito estão etiquetados A-G, como mostra à direita da Figura 3. Os ânodos dos sete LEDs de um único dígito estão ligados num único nó de circuito "anodo comum", mas os cátodos de LEDs permanecem separados (ver Figura 3). Os oito sinais dos ânodos comuns, um para cada dígito (*AN0*-*AN7*), funcionam como uma “habilitação de dígitos”. Os cátodos do mesmo segmento em todos os oito dígitos estão ligados em sete sinais, *CA*-*CG* (ver Figura 3). (Note-se que existe um oitavo sinal para o ponto decimal, *DP*, mas não o utilizaremos neste laboratório.) Por exemplo, o cátodo do segmento D dos oito dígitos é agrupado num único nó de circuito chamado CD. Este esquema de ligação do sinal cria um mostrador multiplexado, onde os sinais dos cátodos são comuns a todos os dígitos, mas só podem iluminar os segmentos do dígito cujo sinal do ânodo correspondente é ativo. Todos estes sinais são ativados com zero ou nível lógico baixo; assim, para iluminar um segmento, por exemplo, o segmento D no dígito 2, tanto o ânodo AN2 como o cátodo CD devem ser ativos a nível lógico baixo.




Figura 3. Ligação do mostrador de 8 dígitos de 7 segmentos no Nexys A7

Um circuito controlador de varrimento do mostrador pode ser usado para mostrar um número com 8 dígitos no mostrador de 8 dígitos e 7 segmentos. Este circuito ativa os cátodos com o padrão de cada dígito numa sucessão repetida e contínua a uma taxa de actualização mais rápida do que o olho humano consegue detectar; ao mesmo tempo, o circuito ativa um ânodo de cada vez. Assim, cada dígito é iluminado apenas um oitavo do tempo, mas, como o olho não consegue perceber o escurecimento de um dígito antes de ser iluminado novamente, os dígitos parecem estar continuamente iluminados.

Para que cada um dos 8 dígitos apareça brilhante e continuamente iluminado, todos os 8 dígitos devem ser ativados uma vez a cada 1-16 ms, e cada dígito deverá ser iluminado durante 1/8 do ciclo de actualização (por exemplo, para um ciclo de actualização de 16ms, cada dígito é iluminado durante 2ms). Como explicado acima, o controlador deve acionar os cátodos de um dígito com o padrão correto, enquanto o sinal do ânodo correspondente também é acionado no nível lógico baixo. Contudo, uma vez que o Nexys A7 utiliza transístores NPN para conduzir corrente suficiente para o ponto de ânodo comum, os ânodos habilitados são invertidos. Portanto, tanto o sinal AN0...7 como o sinal CA...G/DP são ativados para nível lógico baixo quando ativos.

Para ilustrar o processo, suponha que quer mostrar *71* nos dois dígitos mais à direita. O circuito controlador ativaria AN0, CB, e CC baixo durante os primeiros 2ms, mostrando assim um *1* no dígito mais à direita. Depois, durante os 2ms seguintes, o circuito ativaria AN1, CA, CB, e CC baixo, mostrando assim um *7* no dígito mais significativo seguinte. Se o processo for repetido indefinidamente, o olho humano verá o número *71* nos dois dígitos mais à direita.

# ESPECIFICAÇÃO DE ALTO NÍVEL DO CONTROLADOR Do MOSTRADOR DE 8 DÍGITOS DE 7 SEGMENTOS

Nesta secção, descrevemos e analisamos primeiro a especificação de alto nível do controlador do mostrador de 8 dígitos de 7 segmentos utilizado no Sistema RVfpga, e depois fornecemos exercícios para a sua utilização.

1. **Especificação de Alto-nível**

O controlador do mostrador de 8 dígitos de 7 segmentos utilizado neste curso foi concebido à medida para o Sistema RVfpga. Inclui dois registos, chamados *Enables\_Reg* e *Digits\_Reg*, que são mapeados para os endereços 0x80001038 e 0x8000103C respectivamente (note que estes endereços são endereços livres dentro da gama de endereços reservados para o Controlador do Sistema, que pode visualizar em <https://github.com/chipsalliance/Cores-SweRVolf>).

**TAREFA:** Localizar a declaração dos registos *Enables\_Reg* e *Digits\_Reg*, bem como o local onde lhes é atribuído um valor. O mostrador de 8 dígitos de 7 segmentos é implementado em ficheiro: *[RVfpgaPath]/RVfpga/src/SweRVolfSoC/Peripherals/SystemController/swervolf\_syscon.v*.

*Enables\_Reg* é um registo de 8 bits onde cada bit determina se o dígito correspondente está ligado (*ON* / 0) ou desligado (*OFF* / 1). *Digits\_Reg* é um registo de 32 bits onde cada grupo de 4 bits representa o valor hexadecimal para mostrar no dígito correspondente. Por exemplo, para mostrar *71* nos dois dígitos mais à direita, o programador tem de atribuir os seguintes valores aos registos:

* *Enables\_Reg = 0xFC* (dois dígitos mais à direita ativados)
* *Digits\_Reg = 0x00000071* (valor = 71)

# EXERCÍCIOS ELEMENTARES

# Exercício 1. Escreva um programa Assembly RISC-V e um programa em C que mostram o valor dos interruptores nos quatro dígitos mais à direita dos mostradores de 7 segmentos.

# Exercício 2. Escrever um programa Assembly RISC-V e um programa em C que mostram a sequência "0-1-2-3-4-5-6-7-8" movendo-se da direita para a esquerda nos mostradores de 8 dígitos de 7 segmentos. Ou seja, 0 deve aparecer primeiro no dígito mais à direita. Depois deve mover-se para a esquerda e 1 deve aparecer no dígito mais à direita, e assim sucessivamente.

# CONTROLADOR DE MOSTRADOR DE 8 DÍGITOS DE 7-SEGMENTOS: IMPLEMENTAÇÃO DE BAIXO NÍVEL, SIMULAÇÃO

# Até este ponto, mostrámos como utilizar apenas os mostradores de 8 dígitos de 7 segmentos. Nesta secção, descrevemos a sua implementação de baixo nível e analisamos o RVfpgaSim em simulação ao executar um simples exemplo em Assembly. Finalmente, fornecemos Exercícios para modificar o controlador de visualização de 8 dígitos de 7 segmentos.

1. **Implementação de baixo nível do controlador do mostrador de 8 dígitos de 7 segmentos**

À semelhança dos anteriores laboratórios de E/S de uso geral (GPIO), dividimos a análise do controlador do mostrador de 8 dígitos de 7 segmentos em três fases:

1. Ligação entre o SoC e o dispositivo de E/S na placa (região sombreada à esquerda na Figura 4);
2. Integração do novo controlador, que está incluído dentro do controlador do sistema SweRVolfX contido no SoC (região sombreada do meio na Figura 4);
3. Ligação entre o novo controlador e o SweRV EH1 Core (região sombreada à direita na Figura 4).



Figura 4. Análise do controlador de 8 dígitos de 7 segmentos em 3 fases

1. **Ligação dos LEDs/Switches ao SoC**

O ficheiro de *constraints* do projecto (*[RVfpgaPath]/RVfpga/src/rvfpganexys.xdc*) define a ligação entre os sinais SoC de entrada/saída e a placa. Cada dispositivo de E/S na placa FPGA Nexys A7 é ligado a um pino específico da FPGA. O sinal que liga os oito ânodos (ver Figura 3) é chamado *AN[i]* (com *i* variando entre 0-7), e os sinais que ligam os cátodos de segmentos semelhantes em todos os 8 dígitos (ver Figura 3) são chamados *CA, CB, CC, CD, CE, CF* e *CG*. A Figura 5 mostra o trecho do ficheiro de *constraints* onde estas ligações estão definidas.




Figura 5. Ligação das entradas do mostrador de 8 dígitos de 7 segmentos (ficheiro *rvfpganexys.xdc*).

Nas linhas 50-51 do módulo principal do nosso sistema (módulo **rvfpganexys**, implementado no ficheiro *[RVfpgaPath]/RVfpga/src/rvfpganexys.sv*) pode encontrar os sinais de entrada de 8 dígitos de 7 segmentos ligados ao SoC, *AN[i]* e *CA*…*CG* (parte esquerda da Figura 6), e no final desse módulo (parte direita da Figura 6) pode encontrar a sua ligação ao módulo **swervolf\_core** (note que os sinais *CA…CG* são renomeados nesse módulo como *Digits\_Bits[6:0]*).



 

Figura 6. Ligação do mostrador de 8 dígitos de 7 segmentos ao SoC (ficheiro: *rvfpganexys.sv*).

Finalmente, os dois sinais são inseridos a partir do módulo **swervolf\_core** no modulo System Controller (**swervolf\_syscon**) (ver Figura 7), onde o controlador de mostrador de 8 dígitos de 7 segmentos estiver implementado.




Figura 7. Ligação das entradas do mostrador de 8 dígitos de 7 segmentos ao System Controller (ficheiro: *swervolf\_core.v*).

**TAREFA:** Siga estes sinais (*CA-CG* e *AN*) do ficheiro de *constraints* para o modulo do System Controller (onde *CA*-*CG* são agrupados no barramento *Digits\_Bits*). Terá de inspecionar os seguintes ficheiros:

*[RVfpgaPath]/RVfpga/src/rvfpganexys.xdc*

*[RVfpgaPath]/RVfpga/src/rvfpganexys.sv*

*[RVfpgaPath]/RVfpga/src/SweRVolfSoC/swervolf\_core.v*

*[RVfpgaPath]/RVfpga/src/SweRVolfSoC/Peripherals/SystemController/swervolf\_syscon.v*

RI

1. **Integração do mostrador de 8 dígitos de 7 segmentos com o SoC**

Nas linhas 276-288 do módulo **swervolf\_syscon** (*[RVfpgaPath]/RVfpga/src/SweRVolfSoC/Peripherals/SystemController/swervolf\_syscon.v*) o controlador de mostrador de 8 dígitos de 7 segmentos é instanciado e integrado no SoC (ver Figura 8).




Figura 8. Instanciação do controlador do mostrador de 8 dígitos de 7 segmentos (ficheiro: *swervolf\_syscon.v*).

O módulo **SevSegdisplays\_Controller** recebe, além do sinal do relógio (*i\_clk*, renomeado como *clk*) e do sinal de reset (*i\_rst*, renomeado como *rst\_n*), dois sinais de entrada (*Enables\_Reg* e *Digits\_Reg*), que são os dois registos de controlo mapeados em memória já descritos. Este módulo gera dois sinais, *AN* e *Digits\_Bits*, que estão ligados aos mostradores de 7 segmentos na placa. Para o exemplo mostrar *71* nos dois dígitos mais à direita, o **SevSegdisplays\_Controller** atribuiria os seguintes valores aos sinais *AN* e *Digits\_Bits*:

* De 0 a 2ms: O sinal *AN[0]* é posto a nível baixo (“0”) para ativar o dígito 0 (o dígito mais à direita). Os sinais *Digits\_Bits[5]* e *Digits\_Bits[4]* (que correspondem a *CB* e *CC*) são também 0 para ativar “1” no dígito 0 (o dígito mais à direita). Todos os outros sinais são colocados a nível alto (“1”).
* De 2 a 4ms: O sinal *AN[1]* é colocado a nível baixo para ativar o dígito 1. *Digits\_Bits[6], Digits\_Bits[5]* e *Digits\_Bits[4]* (que correspondem a *CA, CB,* e *CC*) são colocados a nível lógico alto para exibir “*7”* no dígito 1. Todos os outros sinais estão no nível lógico alto.
* De 4 a 16ms: *AN[2]*…*AN[7]* ficam a nível lógico alto durante intervalos de 2 ms para que não apresentem valores. Os segmentos também são colocados a nível lógico alto para os restantes dígitos (2-7).

O módulo **SevSegdisplays\_Controller** é implementado nas linhas 295-366 de ficheiro *[RVfpgaPath]/RVfpga/src/SweRVolfSoC/Peripherals/SystemController/swervolf\_syscon.v*. Contém as seguintes subunidades:

* Dois multiplexers selecionam o valor a enviar para os sinais *AN* e *Digits\_Bits* a cada 2ms. O multiplexer é implementado dentro do módulo **SevSegMux**.
* Para criar o período de 2ms, usamos um módulo **counter** fornecido nos ficheiros *counter.sv* e *delta\_counter.sv*, ambos incluídos na pasta *[RVfpgaPath]/RVfpga/src/OtherSources/pulp-platform.org\_\_common\_cells\_1.20.0/src*. O contador é configurado para contar a de 0 até 219, e os 3 bits mais significativos, que mudam aproximadamente a cada 2ms, são usados como os sinais de seleção para os dois multiplexers descritos acima.
* Um descodificador é implementado em módulo **SevenSegDecoder**, que produz os valores do segmento para um valor hexadecimal de 4 bits.

**TAREFAS:** Analisar o módulo **SevSegdisplays\_Controller** em detalhe. A simulação realizada na secção seguinte pode ajudá-lo nesta tarefa. Também pode estender a simulação com novos sinais, se necessário.

1. **Ligação entre o controlador do mostrador de 8 dígitos de 7 segmentos e o Core SweRV EH1**

Como descrito no Lab 6, os controladores do dispositivo estão ligados ao Core SweRV EH1 utilizando um multiplexer (ver Figura 4). Lembre-se que o multiplexer 7:1 (Figura 9) está implementado no ficheiro *[RVfpgaPath]/RVfpga/src/SweRVolfSoC/Interconnect/WishboneInterconnect/wb\_intercon.v*, que é instanciado nas linhas 104-205 do ficheiro *[RVfpgaPath]/RVfpga/src/SweRVolfSoC/Interconnect/WishboneInterconnect/wb\_intercon.vh*. Este último ficheiro está incluído na linha 168 do módulo **swervolf\_core** localizado aqui: *[RVfpgaPath]/RVfpga/src/SweRVolfSoC/swervolf\_core.v*.

O multiplexer seleciona qual periférico para ler ou escrever, ligando o CPU (sinais *wb\_io\_\** – linhas 115-126 da Figura 9) com o barramento Wishbone de um periférico (linhas 127-138 da Figura 9), dependendo do endereço (linhas 110-111). Por exemplo, se o endereço gerado pelo CPU estiver na gama 0x80001000-0x8000103F, o System Controller é selecionado, e assim os sinais *wb\_io\_\** serão ligados com os sinais *wb\_sys\_\**.



Figura 9. Multiplexer 7-1 que seleciona o periférico ligado ao CPU (ficheiro: *wb\_intercon.v*).

Os registos incluídos no System Controller são escritos a partir do CPU ligando-os diretamente ao sinal de dados do barramento Wishbone (*i\_wb\_dat*), com base no endereço (*i\_wb\_adr*) gerado pelo CPU (linhas 162-228 do módulo **swervolf\_syscon**).

**TAREFA:** Inspecione as linhas 162-2 28 do módulo **swervolf\_syscon** para entender como os endereços são mapeados no System Controller. Concentre-se nas linhas 219 a 227 (Figura 10), que se referem aos registos *Enables\_Reg* e *Digits\_Reg* (como mencionamos anteriormente, os endereços atribuídos a estes dois registos são 0x80001038 e 0x8000103C respectivamente).




Figura 10. Ligação entre o mostrador de 8 dígitos de 7 segmentos e o Core (ficheiro *swervolf\_syscon.v*).

1. **Simulação em Verilator**

Nesta secção, usamos o **RVfpgaSim** para inspecionar os principais sinais do controlador de 8 dígitos de 7 segmentos, quando o processador executa um exemplo simples que controla este periférico. Na simulação, analisamos os sinais *AN* e *Digits\_Bits* enquanto executamos o exemplo da Figura 11, que escreve *71* nos dois dígitos mais à direita. Pode encontrar este programa em: [RVfpgaPath]/RVfpga/Labs/Lab7/71\_7SegDispl (pode também encontrar a versão C em: [RVfpgaPath]/RVfpga/Labs/Lab7/71\_7SegDispl\_C-Lang).

|  |
| --- |
| #define SegEn\_ADDR 0x80001038  #define SegDig\_ADDR 0x8000103C  .globl main  main:  li t1, SegEn\_ADDR  li t6, 0xFC  **sb t6, 0(t1)** # Ativa 7SegDisplays  li t1, SegDig\_ADDR  li t6, 0x71  **sw t6, 0(t1)** # Escreve 7SegDisplays  next: beq zero, zero, next  .end |

Figura 11. Exemplo 71\_7SegDispl.S

A Figura 12 mostra a versão “desassemblada” do programa 71\_7SegDispl.elf, que, após a compilação no PlatformIO, pode-se encontrar em: [RVfpgaPath]/RVfpga/Labs/Lab7/71\_7SegDispl/.pio/build/swervolf\_nexys/firmware.dis

|  |
| --- |
| 00000090 <main>:  90: 80001337 lui t1,0x80001  94: 03830313 addi t1,t1,56 # 80001038  98: 0fc00f93 li t6,252  9c: 01f30023 **sb t6,0(t1)**  a0: 80001337 lui t1,0x80001  a4: 03c30313 addi t1,t1,60 # 8000103c  a8: 07100f93 li t6,113  ac: 01f32023 **sw t6,0(t1)**  000000b0 <next>:  b0: 00000063 beqz zero,b0 <next> |

Figura 12. Versão “desassemblada” do exemplo 71\_7SegDispl.S

# Siga os próximos passos para executar a simulação. (Se preferir não executar a simulação, pode ir diretamente para o passo 7.)

1. Neste caso, e apenas para a simulação, deve reduzir o período do relógio mudando COUNT\_MAX (ver linha 295 do ficheiro *[RVfpgaPath]/RVfpga/src/SweRVolfSoC/Peripherals/SystemController/swervolf\_syscon.v*) de 20 para 5; caso contrário, levaria muito tempo para observar os resultados. Modifique o valor de COUNT\_MAX e, em seguida, recompile o RVfpgaSim executando os seguintes comandos (isto está explicado no GSG):

cd [RVfpgaPath]/RVfpga/verilatorSIM

make clean

make

Um novo ficheiro *Vrvfpgasim* (o binário de simulação RVfpgaSim), deve ser gerado dentro da pasta *[RVfpgaPath]/RVfpga/verilatorSIM*.

**WINDOWS:** no caso de estar a utilizar o Windows, tem de executar estes comandos dentro do terminal Cygwin (consulte a Secção 6 e o Apêndice C do Guia de Iniciação para as instruções detalhadas). A pasta *C:* do Windows encontra-se dentro do Cygwin em: */cygdrive/c*.

**MacOS:** Consulte o Apêndice D do Guia de Iniciação para as instruções detalhadas.

1. Abra o VSCode/PlatformIO on o seu computador.
2. Na barra superior, clique em *File* - *Open Folder...*, e navegue até ao diretório *[RVfpgaPath]/RVfpga/Labs/Lab7*
3. Selecione a pasta *71\_7SegDispl* (não o abra, mas apenas o selecione)e clique em OK. O exemplo abrirá no PlatformIO.
4. Abra o ficheiro *platformio.ini* e verificar se o caminho para o binário de simulação RVfpgaSim está correcto. Lembrando o Guia de Introdução, deverá ser parecido com:

board\_debug.verilator.binary = [RVfpgaPath]/RVfpga/verilatorSIM/Vrvfpgasim

1. Executar a simulação clicando no ícone PlatformIO na fita do menu esquerdo , em seguida, expandir Project Tasks → env:swervolf\_nexys → Platform e clicar em Generate Trace.

O ficheiro *trace.vcd* deve ter sido gerado no interior *[RVfpgaPath]/RVfpga/Labs/Lab7/71\_7SegDispl/.pio/build/swervolf\_nexys*, e pode abri-lo com *GTKWave* executando o seguinte comando:

gtkwave [RVfpgaPath]/RVfpga/Labs/Lab7/71\_7SegDispl/.pio/build/swervolf\_nexys/trace.vcd

**WINDOWS:** a pasta *gtkwave64* descarregada, inclui uma aplicação chamada *gtkwave.exe* dentro da pasta *bin*. Lance o GTKWave clicando duas vezes nessa aplicação. Na parte superior da aplicação, clique em **File – Open New Tab**, e abrir o ficheiro trace.vcd gerado nesta pasta *[RVfpgaPath]/RVfpga/Labs/Lab7/71\_7SegDispl/.pio/build/swervolf\_nexys*.

1. Inclua os seguintes sinais na simulação (vá para os módulos referidos para localizar cada um dos sinais):

* rvfpgasim – swervolf – syscon – SegDispl\_Ctr
  + Sinais de entrada: ***Enables\_Reg*** e ***Digits\_Reg***.
  + Sinais de saída: ***AN*** e ***Digits\_Bits***.

1. Analise a simulação mostrada na Figura 13. Inicialmente, os valores mostrados nos oito mostradores de 7 segmentos estão todos a 0 (inicialmente todos os dígitos são ativados porque *Enables\_Reg*=0). Em seguida, desativamos os seis dígitos mais à esquerda, escrevendo *0xFC* para o registo *Enables\_Reg* (instrução sb na Figura 12) e escrevendo *71* nos dois dígitos mais à direita, escrevendo *0x71* em *Digits\_Reg* (instrução sw na Figura 12). O efeito nos sinais de saída é o seguinte (como mostrado na Figura 13):
   * No primeiro período: *AN=0xFE* e *Digits\_Bits=0x4F*, exibindo assim *1* no dígito mais à direita, dígito 0.
   * No segundo período: *AN=0xFD* e *Digits\_Bits=0x0F*, exibindo assim *7* no próximo dígito, dígito 1.
   * Nos seis períodos seguintes: *AN=0xFF* e *Digits\_Bits=0x01*, desligando assim os seis dígitos mais à esquerda.
   * Este processo, em seguida, repete-se.




Figura 13. Escreva o valor 71 nos dois dígitos mais à direita do mostrador de 8 dígitos de 7 segmentos

1. Antes de continuar, não se esqueça de restaurar o valor de COUNT\_MAX ao seu valor original (COUNT\_MAX=20).

# EXERCÍCIOS AVANÇADOS

# Exercício 3. Modificar o controlador descrito neste laboratório para que o mostrador de 8 dígitos de 7 segmentos possa mostrar qualquer combinação de LEDs ON/OFF.

* Não é necessário um registo de habilitação agora. Em vez disso, precisa de oito registos de 7 bits. Chame-os: Segments\_Digit0 – Segments\_Digit7, um para cada um dos oito mostradores de 7 segmentos. Em cada um destes registos, cada bit indica se o segmento correspondente está ON (0) ou OFF (1). Por exemplo, se todos os bits do primeiro registo (Segments\_Digit0) forem 0, todos os segmentos do dígito mais à direita serão ON, enquanto todos os bits do primeiro registo forem 1, todos os segmentos do dígito mais à direita serão OFF.
* - É possível mapear estes dois novos registos para os mesmos endereços que utilizámos anteriormente (primeiro remover os dois registos anteriores *Enables\_Reg* e *Digits\_Reg*):
  + Segments\_Digit0 🡨🡪 Endereço 0x80001038
  + Segments\_Digit1 🡨🡪 Endereço 0x80001039
  + …
  + Segments\_Digit7 🡨🡪 Endereço 0x8000103F
* Note que já não precisa do descodificador 4-7 (módulo **SevenSegDecoder**), como a informação fornecida pelo programa já está descodificada.

# Exercício 4. Utilize o novo controlador para imprimir o seguinte no mostrador de 8 dígitos de 7 segmentos: "I SAY HI". Como habitualmente, implementar tanto as versões Assembly RISC-V como o C deste programa.

1. A informação nesta secção é descrita em: <https://reference.digilentinc.com/reference/programmable-logic/nexys-a7/reference-manual> [↑](#footnote-ref-1)