

2. SweRVref中的任务

任务： 打开文件

[RVfpgaPath]/RVfpga/src/SweRVolfSoC/SweRVEh1CoreComplex/include/swerv_types.sv, 并在后续介绍用于对控制位进行分组的结构类型时分析该文件。

不提供解答。

任务： 快速查看模块dec_decode_ctl和dec_dec_ctl，了解如何根据指令的32位来分配控制信号字段。这两个模块用途广泛且结构复杂，因此我们不打算对其进行详细分析。此外，查看模块dec_dec_ctl的自动创建过程，如dec_decode_ctl.sv的第2482-2495行所述。

不提供解答。

任务： 以压缩/未压缩指令为分类依据，分析循环主体中的其余指令。

```
92: 4398          lw      a4,0(a5)
94: 0791          addi    a5,a5,4
96: 0729          addi    a4,a4,10
98: fee7ae23      sw      a4,-4(a5)
9c: fed79be3      bne     a5,a3,92 <main+0xa>
```

第一条指令为压缩格式：c.lw




0x4398 = 010 000 111 00 110 00

- o funct3 = 010 → c.lw
- o imm = 00000
- o rs1' = 111 → x15 = a5
- o rd' = 110 → x14 = a4
- o op = 00 → c.lw

第二条指令为压缩格式，如SweRVref文档的分析所示。

第三条指令为压缩格式：c.addi



0x0729 = 000 0 01110 01010 01

- o funct3 = 000 → c.addi

- $rd/rs1 = 01110 \rightarrow x14 = a4$
- $imm = 001010 \rightarrow 10$
- $op = 01 \rightarrow c.addi$

第四条和第五条指令为未压缩格式。

任务： 观察模块 `ifu_compress_ctl` 的内部结构，分析其工作原理。

不提供解答。